laporan akhir percobaan 2 M3




1. Jurnal [Kembali]


2. Alat dan Bahan [Kembali]

1.         Panel DL 2203C.

2.         Panel DL 2203D.

3.         Panel DL 2203S.



                 4.         Jumper. 

5.  IC 74LS90 







6. Switch (SW-SPDT)




7. Power Supply

8. Logicprobe 
 Logic Probe
3. Rangkaian Simulasi [Kembali]

 4. Prinsip Kerja Rangkaian [Kembali]
Pada percobaan kedua ada 2 IC yang digunakan pada rangkaian yaitu IC 74LS90 dan 7493 yang memiliki CKA clock untuk Q0, CKB clock untuk Q1 Q2 Q3. Dimana R0 merupakan reset dan R9 merupakan set. Pada pada percobaan kedua CKB dihubungkan ke CKA atau Q0 agar mengcounter namun agar tidak acak conter yang dihasilkan maka CKB dihubungkan ke QO dan IC74LS90 menghasilkan counter 0-9 dan IC 7493 menghasilkan conter 0-15
 5. Video Rangkaian [Kembali]

video penjelasan rangkaian percobaan 2
 6. Analisa [Kembali]

1. kenapa hasil counter pada percobaan 2 tidak berurutan?
karena pada percobaan ini sumber pada clock di hubungkan dg inputnya ,maka akan terjadi perubahan pada outputnya.pada waktu singkat akan  ada nya tabrakan pulsa yg akan dikirimkan
pada percobaan 2 ini menggunakan counter asycronus yg mana sumber clock akan terhubung ke clock flipflop dan selanjutnya akan bergulinganke flipflop berikutnya
 7. Link Download [Kembali]

  • HTML: disini
  • Rangkaian Simulasi: disini
  • Video: disini
  • IC JK Flip-Flop: disini
  • SW-SPDT:  disini
  • Datasheet ic 74LS112A: disini
    • ANRIESKY



    1. Jurnal     [Kembali]


    2. Alat dan Bahan [Kembali]

    1.         Panel DL 2203C.

    2.         Panel DL 2203D.

    3.         Panel DL 2203S.



                     4.         Jumper. 

    5.  IC 74LS112 (JK filp flop)






    6. Switch (SW-SPDT)

     Switch


    7. Power Supply

    8. Logicprobe atau LED
    Logic Probe
    3. Rangkaian Simulasi [Kembali]




    gambar rangkaian pada percobaan 1 menggunakan De Lorenzo


    gambar rangkaian pada percobaan 1 menggunakan proteus

     4. Prinsip Kerja Rangkaian [Kembali]
    Pada percobaan pertama JK flip-flop disusun secara seri  ( counter asynchronous )dan input CLK dihubungkan ke clock.  Arus dari SPDT dialirkan menuju setiap input RS pada setiap flip flop dan input JK  pada input selanjutnya. Untuk flip-flop selanjut nyam aka akan dihubungkan ke output Q JK flip-flop sebelumnya, sehinga perubahan logicprobe berubah bergilir. Ketika rangkaian dijalankan dengan kondisi R dan S berlogika 1 atau mati karena R dan S aktif low, dan clock terhubung ke clock, maka rangkaian akan menghasilkan output bilangan biner 0-15 yang mana ini merupakan counter up.
     5. Video Rangkaian [Kembali]




    video penjelasan rangkaian percobaan 1

    6. Analisa [Kembali]

    1. Analisa sinyal output yang dikeluarkan masing-masing T flip flop? kenapa T flip terakhir disebut MSB?
     pada percobaan yg di lakukan output yg di dapatkan bersifat toogle yg di pengaruhi oleh clock.clock di dalam rangkaian tersebut bersifat falltime dimana ketika input 1 menuju 0 maka hasilnya akan berbanding terbalik dari sebalikny.fliflop yg terakhir di sebut MSB karena menuju kepada bit terbesar.bit terbesar merupakan nilai yg tinggi karena flipflop terakhir

    2. Analisa kondisi faltime dan risetime pada clock terhadap output pada percobaan yang dilakukan?
    pada percobaan tersebut ketika kondisi rangkaian itu falltime maka outputny berubah dari 1 menuju 0 sedangkan risetime sebaliknya

    7. Link Download [Kembali]
    1. HTML: disini
    2. Rangkaian Simulasi: disini
    3. Video: disini
    4. IC JK Flip-Flop: disini
    5. SW-SPDT: disini
    6. Datasheet ic 74LS112A: disini

    ANRIESKY

    Tugas Pendahuluan 2 Modul 3




    1. Kondisi     [Kembali]
    Buatlah rangkaian seperti gambar percobaan 3.b, ubah IC 74193N dengan 74LS 161N dan IC 74192N dengan 74LS160N
    2. Gambar Rangkaian Simulasi [Kembali]

     3. Video Simulasi [Kembali]



    4. Prinsip Kerja [Kembali]
     Counter  adalah  sebuah  rangkaian  sekuensial  yang  mengeluarkan  urutan statestate tertentu, yang merupakan aplikasi dari pulsa-pulsa inputnya.
                 
           Pada rangkaian percobaan 3 merupakan jenis counter Syncronous,  yang mana merupakan counter yang terhubung secara Pararel sehingga hasil keluaran output nya bergulingan secara serempak atau bersamaan. dan keluaran outputnya lebih cepat dari Asyncronous

            Pada rangkaian dimana switch S4 S5 S6 S7 dalam kondisi "0" dan S1 S2 S3 S0 dalam kondisi "1". pada tiap kondisi pada switch akan diarahkan kepada tiap IC ( 74LS160 dan 74LS161 ) pada inputan di masing-masing Pin. pada S1 dan S2 sebelum diarahkan ke tiap IC maka pertama diarahkan ke Logicgate OR yang mana prinsip dari gerbang OR yaitu apabila terdiri dari 1 atau keduanya 1 maka hasil outputnya berupa 1.

            Keluaran output pada switch akan diarahkan pada tiap-tiap Pin pada IC yaitu Pin D0 D1 D2 D3 ENP ENT CLK LOAD dan MR. terkhusus pada Pin CLK dimana akan terhubung pada CLOCK dan selebihnya akan terhubung pada keluaran Switch. dan untuk outpunya akan keluar melalui Pin pada IC yaitu  Q0 Q1 Q2 Q3 yang mengarah ke Logicprobe. Pada Logicprobe dinampakkan hasil keluaran nya berupa 0 dan 1 yang mana berubah secara bergantian karena pada Pin CLK terhubung pada CLOCK. dan untuk kondisi pada rangkaian Counter Syncronous ini mengalami kondisi Counter UP yang mana pada hasil keluaran nya menghasilkan biilangan biner berupa 0000 terlebih dahulu atau jumlah bit nya dihitung mulai dari 0 hingga 15 bit. pada IC akan dapat menghitung atau mencacah bit dari 0 sampai 9 yakni dari 0000, 0001, 0010, 0011, 0100, 0101, 0110, 0111, 1000, sampai 1001.
    5. Link Download [Kembali]
    Html Link
        Gambar Percobaan Link
        Vidio Percobaan Link
        File Rangkaian Percobaan Link
         Datasheet NAND gate Link
        Datasheet NOR gate Link
        Datasheet XOR gate Link
        Datasheet XNOR gate Link
          Datasheet JK Flipflop Link
        Datasheet D Flipflop Link
        Datasheet T Flipflop Link
        Datasheet Switch Link
        Datasheet IC 74LS90 Link
        Datasheet IC 7493 Link
        Datasheet IC 74192 Link
        Datasheet IC 74LS160 Link
        Datasheet IC 74LS161 Link
    ANRIESKY

    Tugas Pendahuluan 1 Modul 3




    1. Kondisi     [Kembali]
    Percobaan 1 kondisi 7

    Buatlah rangkaian seperti gambar percobaan 1 dengan menggunakan D flipflop dan output 4 bit 
    2. Gambar Rangkaian Simulasi [Kembali]
    sebelum di run
    sesudah di run






     3. Video Simulasi [Kembali]



     4. Prinsip Kerja [Kembali]

    pada percobaan 1 kondisi 7 diatas merupakan rangkaian counter asycronus dimana counternya terhubung seri dengan inputan dflipflop selanjutnya bergantung terhadapat output dari dflipflop sebelumnya. rangkaian ini memiliki kelemahan karena perhitungan lebih lambat dari counter sinkron karena input dflipflop selanjutnya harus menunggu terlebih dahulu output dari dflipflop sebelumnya.


    penjelasan rangkaian, pada rangkaian diatas terdapat 2 buat spdt yang telah terhubung dengan power dan ground selnajutnya dflipflop yang terhubung secara seri sebanyak 4 buah yang artinya rangkaian tersebut termasuk kedalam rangkaian counter asyncrounus. dflipflop kedua clocknya terhubung dengan clock yang pertama. clock dflipflop ketiga terhubung ke dflipflop ke satu. begitu seterusnya. semua clocknya terhubung seri dengan clock yang pertama.  output masing-masing dflip-flop yang digunakan akan bergulingan (berubah kondisi dan “0” ke “1”) dan sebaliknya secara berurutan atau langkah demi langkah, hal ini disebabkan karena hanya dflipflop yang paling ujung saja yang dikendalikan oleh sinyal clock, sedangkan sinyal clock untuk flip-flop lainnya diambilkan dan masing-masing dflip-flop sebelumnya. 


    5. Link Download [Kembali]
    Link simulasi rangkaian klik disini
    link hmtl klik disini
    Link datasheet  7474 klik disini
    link datasheet switch klik disini



    ANRIESKY

    M3 (counter)







    1. Tujuan     [Kembali]

    1. Merangkai dan Menguji operasi logika dari counter asyncron dan counter syncronous.          

    2. Merangkai dan Menguji aplikasi dari sebuah Counter


    2. Alat dan Bahan [Kembali]
                    
    1. Panel DL 2203D 
    2. Panel DL 2203C 
    3. Panel DL 2203S 
    4. Jumper

    3. Dasar Teori [Kembali]
            

    Counter  

    Counter  adalah  sebuah  rangkaian  sekuensial  yang  mengeluarkan  urutan statestate tertentu, yang merupakan aplikasi dari pulsa-pulsa inputnya. Pulsa input dapat berupa pulsa clock atau pulsa yang dibangkitkan oleh sumber eksternal dan muncul pada interval waktu tertentu. Counter banyak digunakan pada peralatan yang berhubungan  dengan  teknologi  digital,  biasanya  untuk menghitung  jumlah kemunculan  sebuah  o kejadian/event  atau  untuk menghitung  pembangkit  waktu. Counter yang mengeluarkan urutan biner dinamakan Biner Counter. Sebuah n-bit binary counter terdiri dari n buah flip-flop, dapat menghitung dari 0 sampai 2n - 1 . Counter secara umum diklasifikasikan atas counter asyncron dan counter syncronous. 

    a. Counter Asyncronous   
    Counter  Asyncronous  disebut  juga Ripple Through  Counter  atau Counter Serial (Serial Counter), karena output masing-masing flip-flop yang digunakan akan bergulingan (berubah kondisi dan “0” ke “1”) dan sebaliknya secara berurutan atau langkah demi langkah, hal ini disebabkan karena hanya flipflop  yang  paling  ujung  saja  yang  dikendalikan  oleh  sinyal  clock, sedangkan sinyal clock untuk flip-flop lainnya diambilkan dan masing-masing flip-flop sebelumnya.  
     
                                              
    Gambar 3.3 Rangkaian Counter Asyncronous
       
     
    b. Counter Syncronous   
    Counter syncronous disebut sebagai Counter parallel, output flipflop yang digunakan bergulingan secara serempak. Hal ini disebabkan karena masing-masing flip- flop tersebut dikendalikan secara serempak oleh sinyal clock.

     
    Gambar 3.4 Rangkaian Counter Syncronous

    ANRIESKY

    Laporan Akhir 2 modul 2




    1. Jurnal     [Kembali]


    2. Alat dan Bahan [Kembali]

    1.  Panel DL 2203C 
    2.  Panel DL 2203D 
    3.  Panel DL 2203S 
        4. Jumper
    3. Rangkaian Simulasi [Kembali]

     4. Prinsip Kerja Rangkaian [Kembali]

      Pada rangkaian ini menggunakan T flip flop, dimana T flip flop ini dibuat menggunakan J-K flip flop dan input dari T flip flop ini dihubungkan menjadi 1. Pada rangkaian, input R-S akan aktif jika berlogika 0 atau active low. input S dihubungkan ke B1= don't care dimana pada rangkaian dibuat berlogika 1, sedangkan input R dihubungkam ke B0 berlogika 0. Input J-K (toggle) dihubungkan menjadi satu ke VCC sehingga berlogika 1 dan input CLK aktif jika berlogika 0, pada kondisi ini dihubungkan ke B2 berlogika 1.
    •     Karena input T berlogika 1 maka output (Q) yang dihasilkan akan berlogika 0 hal ini sesuai dengan karakteristiknya maka output Q akan berkebalikan dan untuk Q' akan  berlogika 1.
    5. Video Rangkaian [Kembali]
                                        
     6. Analisa [Kembali]
    1. Analisa apa yang terjadi saat B2 dan input J dan K dihubungkan ke clock gambarkan timing diagramnya.
    Jawab :
    Pada saat pratikum di lakukan Input B2 sebagai clock memiliki peran untuk trigger pada T flip flop. Ketika diaktifkan atau berlogka 1, maka dihasilkanlah output 1 0 , 0 1, dan 0 0. untuk 0 0 disebut juga sebagai kondisi terlarang dan output terakhir adalah 1 1 atau bisa disebut sebagai kondisi toogle.(output yang berlawanan dengan output sebelumnya) 

    7. Link Download [Kembali]
       Download HTML disini
        Download Video percobaan disini

    ANRIESKY
    Langganan: Postingan (Atom)

    UTS 3

    [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Tujuan 2. Alat dan Bahan 3. Dasar Teori 4. Percobaan 5. Video 6. Download File...

    • Modul 1
      [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Tujuan 2. Alat dan Bahan 3. Dasar Teori 4. Percobaan Percobaan A. Tugas P...
    • M3 (counter)
      [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Tujuan 2. Alat dan Bahan 3. Dasar Teori 4. Percobaan Percobaan A. Tugas...
    • Tugas Pendahuluan 1 Modul 3
      [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Kondisi 2. Gambar Rangkaian Simulasi 3. Video Simulasi 4. Prinsip Kerja 5. Li...